555时基芯片内部框图

555时基芯片内部框图:内部含有两个电压比较器,一个分压器,一个RS触发器,一个放电晶体管和一个功率输出级。

它由五个部分组成:

(1)比较器:电压比较器A1和A2是两个结构完全相同的理想运算放大器。比较器有两个输入端,分别用U+和U-表示相应输入端上所加的电压,用uc表示比较器的比较结果。当U+>U-时,uc=1; 而U+<U-时,uc=0。

(2)分压器:三个阻值均为5k Ω的电阻串联起来构成分压器,为比较器A1和A2提供参考电压。 工作中不用CO 端时,一般都通过一个0.01μF的电容接地,以旁路高频干扰。

(3)基本RS 触发器:由两个与非门组成, 是可从外部进行置0 的直接复位端。当R= 0 时,使Q=0;当S=1时,Q=1。

(4)晶体管开关(放电管):晶体管T构成开关,其状态受端控制。当Q= 1 时,晶体管截止; 而当Q= 0时,晶体管导通。

NE555_Bloc_Diagram

引脚排列图:

PIN-DIAGRAM-OF-NE555-TIMER

引脚功能:

1脚:外接电源负端VSS或接地,一般情况下接地。

8脚:外接电源VCC,双极型时基电路VCC的范围是4.5 ~ 16V,CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。

3脚:输出端Vo

2脚:低触发端TL

6脚:高触发端TH

4脚:是直接清零端。当端接低电平,则时基电路不工作,此时不论、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。

5脚:VC为控制电压端。若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只0.01μF电容接地,以防引入干扰。

7脚:放电端。该端与放电管集电极相连,用做定时器时电容的放电。

电路功能表:

20120408003e

鼓励一下:1 Star2 Stars3 Stars4 Stars5 Stars (未评分.)
Loading...Loading...